一、PCB概念
PCB（Printed Circuit Board），中文名稱(chēng)為印制電路板，又稱(chēng)印刷電路板、印刷線路板，是重要的電子部件，是電子元器件的支撐體，是電子元器件電氣連接的提供者。由于它是采用電子印刷術(shù)制作的，故被稱(chēng)為“印刷”電路板。
二、PCB在各種電子設(shè)備中作用和功能
1.焊盤(pán)：提供集成電路等各種電子元器件固定、裝配的機(jī)械支撐?！?/p>
2.走線：實(shí)現(xiàn)集成電路等各種電子元器件之間的布線和電氣連接（信號(hào)傳輸）或電絕緣。提供所要求的電氣特性，如特性阻抗等。
3.綠油和絲?。簽樽詣?dòng)裝配提供阻焊圖形，為元器件插裝、檢查、維修提供識(shí)別字符和圖形。
三、PCB技術(shù)發(fā)展概要從1903年至今,若以PCB組裝技術(shù)的應(yīng)用和發(fā)展角度來(lái)看,可分為三個(gè)階段
1、通孔插裝技術(shù)(THT)階段PCB
1.金屬化孔的作用：
(1).電氣互連---信號(hào)傳輸
(2).支撐元器件---引腳尺寸限制通孔尺寸的縮小
a.引腳的剛性
b.自動(dòng)化插裝的要求
2.提高密度的途徑
(1)減小器件孔的尺寸，但受到元件引腳的剛性及插裝精度的限制，孔徑≥0.8mm
(2)縮小線寬/間距：0.3mm—0.2mm—0.15mm—0.1mm
(3)增加層數(shù)：?jiǎn)蚊妗p面—4層—6層—8層—10層—12層—64層
3、表面安裝技術(shù)（SMT）階段PCB
（1）.導(dǎo)通孔的作用：僅起到電氣互連的作用，孔徑可以盡可能的小，堵上孔也可以。
（2）.提高密度的主要途徑
①.過(guò)孔尺寸急劇減?。?.8mm—0.5mm—0.4mm—0.3mm—0.25mm
②.過(guò)孔的結(jié)構(gòu)發(fā)生本質(zhì)變化：
a.埋盲孔結(jié)構(gòu)優(yōu)點(diǎn)：提高布線密度1/3以上、減小PCB尺寸或減少層數(shù)、提高可靠性、改善了特性阻抗控制，減小了串?dāng)_、噪聲或失真（因線短，孔?。?/p>
b.盤(pán)內(nèi)孔（hole in pad）消除了中繼孔及連線
（3）薄型化：雙面板：1.6mm—1.0mm—0.8mm—0.5mm
（4）PCB平整度：
a.概念：PCB板基板翹曲度和PCB板面上連接盤(pán)表面的共面性。
b.PCB翹曲度是由于熱、機(jī)械引起殘留應(yīng)力的綜合結(jié)果
c.連接盤(pán)的表面涂層：HASL、化學(xué)鍍NI/AU、電鍍NI/AU…
4、芯片級(jí)封裝(CSP)階段PCB
CSP開(kāi)始進(jìn)入急劇的變革于發(fā)展之中,推動(dòng)PCB技術(shù)不斷向前發(fā)展，PCB工業(yè)將走向激光時(shí)代和納米時(shí)代。
四、PCB表面涂覆技術(shù)PCB表面涂覆技術(shù)是指阻焊涂覆(兼保護(hù))層以外的可供電氣連接用的可焊性涂(鍍)覆層和保護(hù)層。
按用途分類(lèi)：
1.焊接用：因銅的表面必須有涂覆層保護(hù)，不然在空氣中很容易氧化。
2.接插件用：電鍍Ni/Au或化學(xué)鍍Ni/Au（硬金，含P及Co）
3.線焊用：wire bonding 工藝
熱風(fēng)整平（HASL或HAL）
從熔融Sn/Pb焊料中出來(lái)的PCB經(jīng)熱風(fēng)（230℃）吹平的方法。
1.基本要求：
(1). Sn/Pb=63/37（重量比）
(2).涂覆厚度至少>3um
(3)避免形成非可焊性的Cu3Sn的出現(xiàn)， Cu3Sn出現(xiàn)的原因是錫量不足，如Sn/Pb合金涂覆層太薄，焊點(diǎn)組成由可焊的Cu6Sn5– Cu4Sn3-- Cu3Sn2—不可焊的Cu3Sn
2.工藝流程
去除抗蝕劑—板面清潔處理—印阻焊及字符—清潔處理—涂助焊劑— 熱風(fēng)整平—清潔處理
3.缺點(diǎn)：
a.鉛錫表面張力太大，容易形成龜背現(xiàn)象。b.焊盤(pán)表面不平整，不利于SMT焊接?；瘜W(xué)鍍Ni/Au是指PCB連接盤(pán)上化學(xué)鍍Ni(厚度≥3um)后再鍍上一層0.05-0.15um薄金，或鍍上一層厚金(0.3-0.5um)。由于化學(xué)鍍層均勻，共面性好，并可提供多次焊接性能，因此具有推廣應(yīng)用的趨勢(shì)。其中鍍薄金（0.05-0.1um）是為了保護(hù)Ni的可焊性，而鍍厚金（0.3-0.5um）是為了線焊(wire bonding)工藝需要。
1.Ni層的作用：
a.作為Au、Cu之間的隔離層，防止它們之間相互擴(kuò)散，造成其擴(kuò)散部位呈疏松狀態(tài)。
b.作為可焊的鍍層，厚度至少>3um
2.Au的作用：
Au是Ni的保護(hù)層，厚度0.05-0.15之間，不能太薄，因金的氣孔性較大如果太薄不能很好的保護(hù)Ni，造成Ni氧化。其厚度也不能>0.15um，因焊點(diǎn)中會(huì)形成金銅合金Au3Au2(脆 ),當(dāng)焊點(diǎn)中Au超過(guò)3%時(shí)，可焊性變差。
3.電鍍Ni/Au
鍍層結(jié)構(gòu)基本同化學(xué)Ni/Au，因采用電鍍的方式，鍍層的均勻性要差一些。
五、PCB設(shè)計(jì)輸出生產(chǎn)文件 注意事項(xiàng)
1.需要輸出的層有：（1）.布線層包括頂層/底層/中間布線層；
（2）.絲印層包括頂層絲印/底層絲??；
（3）.阻焊層包括頂層阻焊和底層阻焊；
（4）.電源層包括VCC 層和GND 層；
（5）.另外還要生成鉆孔文件NCDrill。
2. 如果電源層設(shè)置為Split/Mixed ，那么在AddDocument 窗口的Document 項(xiàng)選擇Routing 并且每次輸出光繪文件之前都要對(duì)PCB圖使用PourManager 的Plane Connect 進(jìn)行覆銅；如果設(shè)置為CAMPlane 則選擇Plane 在設(shè)置Layer 項(xiàng)的時(shí)候要把Layer25 加上在Layer25 層中選擇Pads 和Vias。
3. 在設(shè)備設(shè)置窗口按Device Setup 將Aperture 的值改為199。
4. 在設(shè)置每層的Layer 時(shí)將BoardOutline 選上。
5. 設(shè)置絲印層的Layer 時(shí)不要選擇PartType 選擇頂層底層和絲印層的Outline Text Line。
6. 設(shè)置阻焊層的Layer 時(shí)選擇過(guò)孔表示過(guò)孔上不加阻焊。一般過(guò)孔都會(huì)組焊層覆蓋。
六、安規(guī)標(biāo)識(shí)要求1. 保險(xiǎn)管的安規(guī)標(biāo)識(shí)齊全保險(xiǎn)絲附近是否有6 項(xiàng)完整的標(biāo)識(shí)，包括保險(xiǎn)絲序號(hào)、熔斷特性、額定電流值、防爆特性、額定電壓值、英文警告標(biāo)識(shí)。如F101 F3.15AH,250Vac, “CAUTION：For ContinuedProtection Against Risk of Fire，Replace Only With SameType and Rating of Fuse” 。若PCB上沒(méi)有空間排布英文警告標(biāo)識(shí)，可將工，英文警告標(biāo)識(shí)放到產(chǎn)品的使用說(shuō)明書(shū)中說(shuō)明。
2. PCB上危險(xiǎn)電壓區(qū)域標(biāo)注高壓警示符PCB的危險(xiǎn)電壓區(qū)域部分應(yīng)用40mil 寬的虛線與安全電壓區(qū)域隔離，并印上高壓危險(xiǎn)標(biāo)識(shí)和“ DANGER!HIGHVOTAGE ” 。
3. 原、付邊隔離帶標(biāo)識(shí)清楚PCB的原、付邊隔離帶清晰，中間有虛線標(biāo)識(shí)。
4. PCB板安規(guī)標(biāo)識(shí)應(yīng)明確齊全。
七、PCB EMI設(shè)計(jì)在PCB設(shè)計(jì)中最常見(jiàn)的問(wèn)題就是信號(hào)線跨越分割地或電源而產(chǎn)生EMI問(wèn)題。為規(guī)避這種EMI問(wèn)題下面就為大家介紹一下PCB設(shè)計(jì)中EMI設(shè)計(jì)的規(guī)范步驟。
1、IC的電源處理
保證每個(gè)IC的電源PIN都有一個(gè)0.1μF的去耦電容，對(duì)于BGA CHIP，要求在BGA的四角分別有0.1μF、0.01μF的電容共8個(gè)。對(duì)走線的電源尤其要注意加濾波電容，如VTT等。這不僅對(duì)穩(wěn)定性有影響，對(duì)EMI也有很大的影響。一般去耦電容還是需要遵循芯片廠家要求。
2、時(shí)鐘線的處理
1.建議先走時(shí)鐘線。
2.頻率大于等于66M的時(shí)鐘線，每條過(guò)孔數(shù)不要超過(guò)2個(gè)，平均不得超過(guò)1.5個(gè)。
3.頻率小于66M的時(shí)鐘線，每條過(guò)孔數(shù)不要超過(guò)3個(gè)，平均不得超過(guò)2.5個(gè)
4.長(zhǎng)度超過(guò)12inch的時(shí)鐘線，如果頻率大于20M，過(guò)孔數(shù)不得超過(guò)2個(gè)。
5.如果時(shí)鐘線有過(guò)孔，在過(guò)孔的相鄰位置，在第二層（地層）和第三層（電源層）之間加一個(gè)旁路電容、如圖2.5-1所示，以確保時(shí)鐘線換層后，參考層（相鄰層）的高頻電流的回路連續(xù)。旁路電容所在的電源層必須是過(guò)孔穿過(guò)的電源層，并盡可能地靠近過(guò)孔，旁路電容與過(guò)孔的間距最大不超過(guò)300MIL。
6.所有時(shí)鐘線原則上不可以穿島（跨越分割）。下面列舉了穿島的四種情形。
時(shí)鐘、復(fù)位、100M以上信號(hào)以及一些關(guān)鍵的總線信號(hào)不能跨分割，至少有一個(gè)完整平面，優(yōu)選GND平面。
時(shí)鐘信號(hào)、高速信號(hào)和敏感信號(hào)禁止跨分割；
差分信號(hào)必須對(duì)地平衡，避免單線跨分割。（盡量垂直跨分割）
所有信號(hào)的高頻返回途徑都直接位于相鄰層信號(hào)線的正下方。在信號(hào)下面設(shè)置一個(gè)實(shí)體層可以顯著減少信號(hào)完整性和時(shí)序問(wèn)題，這個(gè)實(shí)體層可以為該信號(hào)提供直接回路。當(dāng)走線與層分割交叉不可避免時(shí)，應(yīng)使用一個(gè) 0.01 uF 回路電容。如圖所示，當(dāng)使用回路電容時(shí)，應(yīng)盡可能靠近信號(hào)線與層分割的交叉點(diǎn)布置回路電容。
6.1 跨島出現(xiàn)在電源島與電源島之間。此時(shí)時(shí)鐘線在第四層的背面走線，第三層(電源層)有兩個(gè)電源島，且第四層的走線必須跨過(guò)這兩個(gè)島.
6.2 跨島出現(xiàn)在電源島與地島之間。此時(shí)時(shí)鐘線在第四層的背面走線，第三層(電源層)的一個(gè)電源島中間有一塊地島，且第四層的走線必須跨過(guò)這兩個(gè)島。
6.3 跨島出現(xiàn)在地島與地層之間。此時(shí)時(shí)鐘線在第一層走線，第二層(地層)的中間有一塊地島，且第一層的走線必須跨過(guò)地島，相當(dāng)于地線被中斷。
6.4 時(shí)鐘線下面沒(méi)有鋪銅。若條件限制實(shí)在做不到不穿島，保證頻率大于等于66M的時(shí)鐘線不穿島，頻率小于66M的時(shí)鐘線若穿島，必須加一個(gè)去耦電容形成鏡像通路。以圖6.1為例，在兩個(gè)電源島之間并靠近跨島的時(shí)鐘線，放置一個(gè)0.1UF的電容。
7.當(dāng)面臨兩個(gè)過(guò)孔和一次穿島的取舍時(shí)，選一次穿島。
8.時(shí)鐘線要遠(yuǎn)離I/O一側(cè)板邊500MIL以上，并且不要和I/O線并行走，若實(shí)在做不到，時(shí)鐘線與I/O口線間距要大于50MIL。
9.時(shí)鐘線走在第四層時(shí)，時(shí)鐘線的參考層（電源平面）應(yīng)盡量為時(shí)鐘供電的那個(gè)電源面上，以其他電源面為參考的時(shí)鐘越少越好，另外，頻率大于等于66M的時(shí)鐘線參考電源面必須為3.3V電源平面。
10.時(shí)鐘線打線時(shí)線間距要大于25MIL。
11.時(shí)鐘線打線時(shí)進(jìn)去的線和出去的線應(yīng)該盡量遠(yuǎn)。盡量避免類(lèi)似圖A和圖C所示的打線方式，若時(shí)鐘線需換層，避免采用圖E的打線方式，采用圖F的打線方式。
12.時(shí)鐘線連接BGA等器件時(shí)，若時(shí)鐘線換層，盡量避免采用圖G的走線形式,過(guò)孔不要在BGA下面走,最好采用圖H的走線形式。
13.注意各個(gè)時(shí)鐘信號(hào)，不要忽略任何一個(gè)時(shí)鐘，包括AUDIO CODEC的AC_BITCLK，尤其注意的是FS3-FS0,雖然說(shuō)從名稱(chēng)上看不是時(shí)鐘，但實(shí)際上跑的是時(shí)鐘，要加以注意。
14.Clock Chip上拉下拉電阻盡量靠近Clock Chip。
3、I/O口的處理
1.各I/O口包括PS/2、USB、LPT、COM、SPEAK OUT、 GAME分成一塊地，最左與最右與數(shù)字地相連，寬度不小于200MIL或三個(gè)過(guò)孔，其他地方不要與數(shù)字地相連。
2.若COM2口是插針式的，盡可能靠近I/O地。
3.I/O電路EMI器件盡量靠近I/O SHIELD。
4.I/O口處電源層與地層單獨(dú)劃島，且Bottom和TOP層都要鋪地，不許信號(hào)穿島（信號(hào)線直接拉出PORT，不在I/O PORT中長(zhǎng)距離走線）。
4、幾點(diǎn)說(shuō)明
1.對(duì)EMI設(shè)計(jì)規(guī)范，設(shè)計(jì)工程師要嚴(yán)格遵守，EMI工程師有檢查的權(quán)力，違背EMI設(shè)計(jì)規(guī)范而導(dǎo)至EMI測(cè)試FAIL，責(zé)任由設(shè)計(jì)工程師承擔(dān)。
2.EMI工程師對(duì)設(shè)計(jì)規(guī)范負(fù)責(zé)，對(duì)嚴(yán)格遵守EMI設(shè)計(jì)規(guī)范，但仍然EMI測(cè)試FAIL，EMI工程師有責(zé)任給出解決方案，并總結(jié)到EMI設(shè)計(jì)規(guī)范中來(lái)。
3.EMI工程師對(duì)每一個(gè)外設(shè)口的EMI測(cè)試負(fù)有責(zé)任，不可漏測(cè)。
4.每個(gè)PCB設(shè)計(jì)工程師有對(duì)該設(shè)計(jì)規(guī)范作修改的建議權(quán)和質(zhì)疑的權(quán)力。EMI工程師有責(zé)任回答質(zhì)疑，對(duì)工程師的建議通過(guò)實(shí)驗(yàn)后證實(shí)后加入設(shè)計(jì)規(guī)范。
5.EMI工程師有責(zé)任降低EMI設(shè)計(jì)的成本，減少磁珠的使用個(gè)數(shù)。
